

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 03-148636
 (43)Date of publication of application : 25.06.1991

(51)Int. Cl. G02F 1/136
 H01L 29/784

(21)Application number : 01-287509 (71)Applicant : TOSHIBA CORP
 (22)Date of filing : 06.11.1989 (72)Inventor : HONJO MASUSHI
 KIGOSHI MOTOHIRO



(54) MANUFACTURE OF ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT

(57)Abstract:

PURPOSE: To obtain a large aperture rate and increase the transmissivity by providing a transparent conductive film on a substrate, performing back exposure using scanning electrode wires and a semiconductor film as a mask, and then patterning the film and thus forming picture element electrodes.

CONSTITUTION: The glass substrate 30 is provided with scanning electrode lines 36 and gate electrodes 31 which are connected thereto, and they are covered with a gate insulating film 32. Then a protection insulating film 33 is arranged on an Si film 34 and a drain electrode 38 and a source electrode 39 are formed across an Si film 35 with low resistance to form a TFT 40. When a picture element electrode 37 is formed, the scanning electrode lines 36 and Si films are utilized for the back exposure to form picture element electrodes

inside measures. Thus, TFTs are formed in matrix nearby the intersections of the scanning lines 36 and signal electrode lines 34. The pattern of an insulating film 41 is formed and covered with an orienting film 42. A light shield film 45, an ITO electrode 46, and an orienting film 47 are provided on an opposite substrate 44 at positions facing the TFTs, the substrates are adhered together across spacers, and liquid crystal is injected to complete the element. In this configuration, the electrodes 37 can be put extremely close to the signal electrode lines and the aperture rate is improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's
 decision of rejection]

[Kind of final disposal of application
 other than the examiner's decision of
 rejection or application converted]

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平3-148636

⑬ Int. Cl.⁵

識別記号

庁内整理番号

⑭ 公開 平成3年(1991)6月25日

G 02 F 1/136
H 01 L 29/784

5 0 0

9018-2H

9056-5F H 01 L 29/78 3 1 1 A

審査請求 未請求 請求項の数 2 (全7頁)

⑮ 発明の名称 アクティブマトリクス型液晶表示素子の製造方法

⑯ 特 願 平1-287509

⑰ 出 願 平1(1989)11月6日

⑱ 発 明 者 本 城 益 司 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

⑲ 発 明 者 木 越 基 博 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

⑳ 出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

㉑ 代 理 人 弁 理 士 則 近 憲 佑 外1名

明 細 書

1. 発明の名称

アクティブマトリクス型液晶表示素子の製造方法

2. 特許請求の範囲

(1) 第1基板上にゲート電極、ゲート絶縁膜、半導体膜、ソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続してなるアレイ基板と、第2基板上に対向電極を形成してなる対向基板との間に液晶を挟持してなるアクティブマトリクス型液晶表示素子の製造方法において、

前記第1基板上に透明導電膜を成膜した後、前記走査電極線と前記半導体膜をマスクとした背面露光法を用いて、前記透明導電膜をパターンニングすることにより、前記画素電極を形成する工程を備えたことを特徴とするアクティブマトリクス型液晶表示素子の製造方法。

(2) 第1基板上にゲート電極、ゲート絶縁膜、半導体膜、ソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続してなるアレイ基板と、第2基板上に対向電極を形成してなる対向基板との間に液晶を挟持してなるアクティブマトリクス型液晶表示素子の製造方法において、

前記第1基板上に光遮蔽膜を成膜した後にはパターンニングしてブラックマトリクスを形成する工程と、前記第1基板上に透明導電膜を成膜した後、前記走査電極線と前記ブラックマトリクスをマスクとした背面露光法を用いて、前記透明導電膜をパターンニングすることにより、前記画素電極を形成する工程を備えたことを特徴とするアクティブマトリクス型液晶表示素子の製造方法。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

この発明はアクティブマトリクス型液晶表示素子の製造方法に関する。

(従来の技術)

電子機器の小形化、軽量化及び低消費電力化が進む中で、ディスプレイの分野においても、CRT (Cathode Ray Tube) に代わるものとして、フラットパネルディスプレイの研究・開発が活発に行なわれている。この中でも、液晶ディスプレイは大面積表示が可能であること、フルカラー化が可能であること、及び低電流・低電圧動作であること等の点で最も注目を集めている。

液晶ディスプレイにはその目的に応じて様々な動作方式があるが、アクティブマトリクス方式はフルカラーの動画表示を高解像度で行なうことが可能であることが特徴である。アクティブマトリクス方式はマトリクス状に配置した電極の交点を一画素とし、その一画素ごとにスイッチング素子を設ける方式である。アクティブマトリクス方式は非線形ダイオード型と薄膜トランジスタ (TFT) 型に分類できるが、このうち特に後者の研究

・開発が活発に行われている。TFTとコンデンサのアレイをガラス板に配設したものを一方の基板とするものは、例えばアイイーイーイー・トランザクション・オン・エレクトロン・デバイス (IEEE Trans. on Electron Devices) 第20巻の第995頁乃至第1001頁 (1973年) に詳細に記載されている。

第6図はTFTを使用したTFTアレイ基板の概略平面図であり、TFTは等価回路で示している。第6図において、硝子基板1上には、ほぼ平行に等間隔で配設された信号電極線2と、この信号電極線2とほぼ直交し且つ酸化珪素等の層間絶縁膜で信号電極線2と電気的に絶縁された走査電極線3と、信号電極線2と走査電極線3との交点付近に配置され全体としてマトリクス状になった表示画素部4から構成されている。

第7図はこの表示画素部4の一例を示す断面図である。第7図において、硝子基板10上に、ゲート電極11、ゲート絶縁膜12、半導体膜13、半導体保護膜14、低抵抗半導体膜15、ソース

電極16及びドレイン電極17から構成されるTFTは、ソース電極16の部分で画素電極18に接続されている。ここで、ゲート電極11は第6図における走査電極線3と一体であり、ドレイン電極17は第7図における信号電極線2と一体である。そして、TFTを保護するため、この上部を酸化珪素等の絶縁膜19で覆うとともに、更に、この上に配向膜20を形成している。一方、硝子基板21上には、TFTと対向するように遮光膜22が形成されており、更に、対向電極23及び配向膜24が順次形成されている。そして、2つの硝子基板10、21の間には液晶25が挟持されている。

第7図に示したTFTアレイ基板を製作する工程は次の通りである。まず、硝子基板10上に第6図における走査電極線3及びゲート電極11を同時に形成し、この上にゲート絶縁膜12、半導体膜13、及び半導体保護膜14を順次成膜する。次に、半導体保護膜14を成膜した後、低抵抗半導体膜15を成膜し、半導体膜13と低抵抗半導

体膜15を同時に同一形状に成形する。その後、画素電極18の形成及び電極パッド上のゲート絶縁膜12の除去を行い、第6図における信号電極線2、ソース電極16及びドレイン電極17を形成する。続いてこの状態では、ソース電極16とドレイン電極17が低抵抗半導体膜15により短絡しているのを、例えば特開昭60-42868号公報に記載されているように、ソース電極16とドレイン電極17をマスクにして、半導体保護膜14上の低抵抗半導体膜15を除去する。そして、硝子基板10上に絶縁膜19と配向膜20を順次形成することにより、TFTアレイ基板が完成する。

(発明が解決しようとする課題)

しかしながら、この種の液晶表示素子において、画素電極18とドレイン電極17及び信号電極線2とは同一平面内に近接して形成されるために、画素電極18とドレイン電極17及び信号電極線2とが短絡し、欠陥画素が発生することがあった。このため、画素電極18とドレイン電極17及び信号電極線2との間隔を大きくとる必要

が生じ、開口率が低下することがあった。

この発明は、このような従来の事情に鑑みてなされたものである。

〔発明の構成〕

（課題を解決するための手段）

この発明は、第1基板上にゲート電極、ゲート絶縁膜、半導体膜、ソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続してなるアレイ基板と、第2基板上に対向電極を形成してなる対向基板との間に液晶を挟持してなるアクティブマトリクス型液晶表示素子の製造方法についてのものである。そして、この発明は、第1基板上に透明導電膜を成膜した後、走査電極線と半導体膜をマスクとした背面露光法を用いて、透明導電膜をパターンニングすることにより、画素電極を形成する工程を備えている。また、この発明は、上述の工程に代えて、第1基板上に光遮蔽膜を成膜した後にパターンニングしてプ

ラックマトリクスを形成する工程と、第1基板上に透明導電膜を成膜した後、走査電極線とプラックマトリクスをマスクとした背面露光法を用いて、透明導電膜をパターンニングすることにより、画素電極を形成する工程を備えている。

（作用）

この発明では、透明導電膜から画素電極を背面露光により形成することで、金属粉に代表されるような光が透過しない異物上の透明導電膜は除去されるため、画素電極とドレイン電極及び信号電極線との短絡が減少し、点欠陥を低減できる。また、信号電極線と画素電極が近接して形成されるため、開口率が大きくなり、透過率の高い表示素子を形成することができる。

（実施例）

以下、図面を参照してこの発明を詳細に説明する。

第1図は第1の発明の一実施例によって得られるアクティブマトリクス型液晶表示素子を示す断面図を表しており、これを製造工程に従って説明

する。第1図において、まず、例えば硝子からなる第1基板30の一主面上に、例えばモリブデン・タンタル（Mo-Ta）合金膜をスパッタ法等により厚さ約 $0.2\mu\text{m}$ に成膜し、ホトリソグラフィ法によりストライプ状の走査電極線（図示せず）と、この走査電極線に電気的に接続しているゲート電極31を成形する。次に、プラズマCVD（Chemical Vapor Deposition）法等により、例えば厚さ約 $0.3\mu\text{m}$ の窒化珪素（SiNx）膜、例えば厚さ約 $0.1\mu\text{m}$ の非晶質珪素（a-Si）膜及び厚さ約 $0.3\mu\text{m}$ のSiNx膜を、順次連続して堆積し、最下部のSiNx膜からなるゲート絶縁膜32を得るとともに、ホトリソグラフィ法により最上部のSiNx膜に加工を施し、ゲート電極31に対応した部分より内側に半導体保護膜33を島状に成形する。続いて、プラズマCVD法により厚さ約 $0.05\mu\text{m}$ の n^+ 型のa-Si膜を成膜し、ホトリソグラフィ法により半導体膜34と低抵抗半導体膜35を同時に成形する。

第2図はこの実施例における走査電極線36と

半導体膜34のパターンを示す概略平面図である。同図からわかるように、半導体膜34と低抵抗半導体膜35の積層膜は第7図における信号電極線2に類似した形状を有しており、走査電極線36との間で所定の升目を形成している。

次に、第1基板30の一主面上に例えばITO（Indium Tin Oxide）からなる透明導電膜をスパッタ法で約 $0.1\mu\text{m}$ の厚さに堆積し、ホトリソグラフィ法により画素電極37を成形する。ここで、画素電極37を成形する際には、例えばネガ型のホトレジストを塗布し、第1基板30の他主面側から露光・現像を行う。こうすることにより、走査電極線36と半導体膜34により形成されている升目の内側にレジストパターンが形成され、透明導電膜をエッチングすると、升目の内側に画素電極37が形成される。

次に、例えば厚さ約 $0.05\mu\text{m}$ のモリブデン（Mo）膜と厚さ約 $1.0\mu\text{m}$ のアルミニウム（Al）膜をスパッタ法等で堆積し、ホトリソグラフィ法によりストライプ状の信号電極線（図示せ

ず)、この信号電極線に電気的接続しているドレイン電極38、及びソース電極39を同時に形成する。このとき、信号電極線とドレイン電極38は、半導体膜34と低抵抗半導体膜35の積層膜のパターン上内側に形成するのに対し、ソース電極39は画素電極37と電気的に接続するように形成される。また、この状態では、ドレイン電極38とソース電極39の間が低抵抗半導体膜35により短絡してしまうので、この部分の低抵抗半導体膜35をエッチングにより除去する。こうして、第1基板30上にゲート電極31、ゲート絶縁膜32、半導体膜34、ドレイン電極38及びソース電極39から構成されるTFT40が得られ、図示はしないが、TFT40はそれぞれ複数本の走査電極線36と信号電極線の交点付近に位置し、全体としてマトリクス状に配置されている。続いて、例えば窒化珪素からなる膜を第1基板30の一主面上に約 $0.1\mu\text{m}$ から約 $1.0\mu\text{m}$ の厚さで堆積し、ホトリソグラフィ法にて、絶縁膜41を所望のパターンに形成する。そしてこの後、第1

基板30の一主面上に、例えばポリイミドからなる配向膜42を例えばスピナコート法等により塗布し、約 100°C から約 200°C の間の適当な温度で焼成してからラビングを行う。こうして、所望のアレイ基板43が得られる。

一方、第2基板44の一主面上には、アレイ基板43のTFT40と対向させる位置に、例えばA1からなる遮光膜45を形成し、更に、例えばITOからなる対向電極46を形成する。そしてこの後は前と同様に、第2基板44の一主面上に、例えばポリイミドからなる配向膜47を例えばスピナコート法等により塗布し、約 100°C から約 200°C の間の適当な温度で焼成してからラビングを行う。こうして、所望の対向基板48が得られる。次に、アレイ基板43と対向基板48を、スペーサ(図示せず)である例えば約 $10\mu\text{m}$ のアルミナのビーズを介して、配向膜42、47が対向した状態で一体となるように、液晶の注入口となる部分を除いて、例えばエポキシ系の接着剤からなる封着材(図示せず)でほぼ $10\mu\text{m}$ 離して概略

平行に貼り合わせる。次に、前述の注入口より液晶49を注入した後、例えばエポキシ系の接着剤からなる封止材(図示せず)で注入口を封止する。こうして、アレイ基板43と対向基板48との間に液晶49を挟持してなる所望のアクティブマトリクス型液晶表示素子が得られる。

この実施例では、第1基板30の一主面上に透明導電膜を成膜した後、走査電極線36と半導体膜34をマスクとした背面露光法を用いて、上述の透明導電膜をパターニングすることにより、画素電極37を形成している。この結果、画素電極37を形成する以前に例えば金属粉のような異物が第1基板30に付着していた場合、この異物上では透明導電膜が除去されるため、画素電極37とドレイン電極38及び信号電極線との短絡が減少する。また、信号電極線に極めて近接した形で画素電極37を形成することが可能となり、表示素子の開口率が従来に比べ向上する。

第3図は第2の発明の一実施例によって得られるアクティブマトリクス型液晶表示素子を示す断

面図を表しており、これを製造工程に従って説明する。第3図において、まず、例えば硝子からなる第1基板30の一主面上に、例えばクロム(Cr)からなる光遮蔽膜をスパック法等により厚さ約 $0.15\mu\text{m}$ に成膜し、ホトリソグラフィ法により格子状のブラックマトリクス50を成形する。続いて、全面に例えばプラズマCVD法等により、例えば厚さ約 $0.2\mu\text{m}$ の SiO_x からなる絶縁膜51を形成する。次に、例えばMo-Ta合金膜をスパック法等により厚さ約 $0.2\mu\text{m}$ に成膜し、ホトリソグラフィ法によりストライプ状の走査電極線(図示せず)と、この走査電極線に電気的に接続しているゲート電極31を成形する。

第4図はこの実施例における走査電極線36とブラックマトリクス50のパターンを示す概略平面図である。同図からわかるように、ブラックマトリクス50は第7図における信号電極線2に類似した形状を有しており、走査電極線36との間で所定の升目を形造っている。

次に、プラズマCVD法等により、例えば厚さ

約 $0.3\mu\text{m}$ の SiO_x 膜、例えば厚さ約 $0.1\mu\text{m}$ の a-Si 膜及び厚さ約 $0.3\mu\text{m}$ の SiNx 膜を、順次連続して堆積し、最下部の SiO_x 膜からなるゲート絶縁膜 32 を得るとともに、ホトリソグラフィー法により最上部の SiNx 膜に加工を施し、ゲート電極 31 に対応した部分より内側に半導体保護膜 33 を島状に成形する。続いて、プラズマ CVD 法により厚さ約 $0.05\mu\text{m}$ の n^+ 型の a-Si 膜を成膜し、ホトリソグラフィー法により半導体膜 34 と低抵抗半導体膜 35 を同時に成形する。次に、第 1 基板 30 の一主面上に例えば ITO (Indium Tin Oxide) からなる透明導電膜をスパッタ法で約 $0.1\mu\text{m}$ の厚さに堆積し、ホトリソグラフィー法により画素電極 37 を成形する。ここで、画素電極 37 を成形する際には、例えばネガ型のホトレジストを塗布し、第 1 基板 30 の他主面側から露光・現像を行う。こうすることにより、走査電極線 36 とブラックマトリクス 50 により形成されている昇目の内側のみにレジストパターンが形成され、透明導電膜をエッチングす

ると、昇目の内側に画素電極 37 が形成される。これ以降は第 1 図に示した実施例と同様な工程を行うことにより、所望のアクティブマトリクス型液晶表示素子が得られる。

この実施例では、第 1 基板 30 上に光遮蔽膜を成膜した後にパターニングしてブラックマトリクス 50 を形成するとともに、第 1 基板 30 上に透明導電膜を成膜した後、走査電極線 36 とブラックマトリクス 50 をマスクとした背面露光法を用いて、透明導電膜をパターニングすることにより、画素電極 37 を形成している。この結果、この実施例は、第 1 図に示した実施例と同様の効果を有している。特に、この実施例では、ブラックマトリクス 50 が光遮蔽膜から構成されるため、半導体膜 34 を利用する第 1 図に示した実施例に比べて上述の効果が顕著である。

第 5 図は第 2 の発明の他の実施例によって得られるアクティブマトリクス型液晶表示素子を示す断面図を表しており、これを製造工程に従って説明する。第 5 図において、まず、例えば硝子から

なる第 1 基板 30 の一主面上に、例えば Cr からなる光遮蔽膜をスパッタ法等により厚さ約 $0.15\mu\text{m}$ に成膜し、ホトリソグラフィー法により格子状のブラックマトリクス 50 を成形する。続いて、全面に例えばプラズマ CVD 法等により、例えば厚さ約 $0.2\mu\text{m}$ の SiO_x からなる絶縁膜 51 を形成する。次に、例えば Mo-Ta 合金膜をスパッタ法等により厚さ約 $0.2\mu\text{m}$ に成膜し、ホトリソグラフィー法によりストライプ状の走査電極線 (図示せず) と、この走査電極線に電気的に接続しているゲート電極 31 を成形する。ここで、走査電極線とブラックマトリクス 50 のパターンの位置関係は、第 4 図の場合と同様である。

続いて、第 1 基板 30 の一主面上の全面に、例えばプラズマ CVD 法等により厚さ約 $0.2\mu\text{m}$ の SiO_x からなる一層目のゲート絶縁膜 32 a を形成する。次に、第 1 基板 30 の一主面上に例えば ITO からなる透明導電膜をスパッタ法で約 $0.1\mu\text{m}$ の厚さに堆積し、ホトリソグラフィー法により画素電極 37 を成形する。ここで、画素電

極 37 を成形する際には、例えばネガ型のホトレジストを塗布し、第 1 基板 30 の他主面側から露光・現像を行う。こうすることにより、走査電極線 36 とブラックマトリクス 50 により形成されている昇目の内側のみにレジストパターンが形成され、透明導電膜をエッチングすると、昇目の内側に画素電極 37 が形成される。次に、第 1 基板 30 の一主面上の全面に、例えばプラズマ CVD 法等により厚さ約 $0.2\mu\text{m}$ の SiO_x からなる二層目のゲート絶縁膜 32 b を形成する。

次に、プラズマ CVD 法等により、例えば厚さ約 $0.05\mu\text{m}$ の a-Si 膜及び厚さ約 $0.2\mu\text{m}$ の SiNx 膜を順次連続して堆積し、ホトリソグラフィー法により最上部の SiNx 膜に加工を施し、ゲート電極 31 に対応した部分より内側に半導体保護膜 33 を島状に成形する。続いて、プラズマ CVD 法により厚さ約 $0.05\mu\text{m}$ の n^+ 型の a-Si 膜を成膜し、ホトリソグラフィー法により半導体膜 34 と低抵抗半導体膜 35 を同時に成形する。次に、ゲート絶縁膜 32 b、半導体膜 34 及

び低抵抗半導体膜35の膜層の所定部分に、画素電極37とソース電極39を電気的に接続させるためのコンタクトホールをホトリソグラフィ法により形成する。続いて、例えば厚さ約0.05 μm のモリブデン(Mo)膜と厚さ約1.0 μm のアルミニウム(Al)膜をスパッタ法等で堆積し、ホトリソグラフィ法によりストライプ状の信号電極線(図示せず)、この信号電極線に電気的接続しているドレイン電極38、及びソース電極39を同時に形成する。このとき、信号電極線とドレイン電極38は、ブラックマトリクス50のパターン上内側に形成するのに対し、ソース電極39は上述したコンタクトホールを介して画素電極37と電気的に接続するように形成される。また、この状態では、ドレイン電極38とソース電極39の間が低抵抗半導体膜35により短絡してしまうので、この部分の低抵抗半導体膜35をエッチングにより除去する。こうして、第1基板30上にゲート電極31、ゲート絶縁膜32、半導体膜34、ドレイン電極38及びソース電極

39から構成されるTFT40が得られる。これ以降は第1図に示した実施例と同様な工程を行うことにより、所望のアクティブマトリクス型液晶表示素子が得られる。

この実施例では、第3図に示した実施例と同様に、第1基板30上に光遮蔽膜を成膜した後にパターニングしてブラックマトリクス50を形成するとともに、第1基板30上に透明導電膜を成膜した後、走査電極線36とブラックマトリクス50をマスクとした背面露光法を用いて、透明導電膜をパターニングすることにより、画素電極37を形成している。この結果、この実施例は、今まで述べた実施例と同様の効果を有している。そして特に、この実施例では、画素電極37とドレイン電極38の間にゲート絶縁膜32bを介在させることにより、異物による画素電極37とドレイン電極38及び信号電極線との短絡を皆無とすることができた。

なお、第1図に示した実施例において、背面露光法を用いる際の半導体膜34と低抵抗半導体膜

35の膜層の透光性を向上させる必要があるときには、低抵抗半導体膜35上に所定の金属膜例えば厚さ約0.1 μm のMo膜を膜層した後、画素電極37の形成を行えばよい。

【発明の効果】

この発明は、走査電極線と半導体膜或いはブラックマトリクスとをマスクとした背面露光法を利用して画素電極を形成することにより、信号電極線と画素電極を近接して形成できるため、開口率が大きく透過率の高いアクティブマトリクス型液晶表示素子を歩留りよく製造することが可能である。


4. 図面の簡単な説明

第1図は第1の発明の一実施例によって得られるアクティブマトリクス型液晶表示素子を示す断面図、第2図は第1図に示した実施例における走査電極線と半導体膜のパターンを示す概略平面図、第3図は第2の発明の一実施例によって得られるアクティブマトリクス型液晶表示素子を示す断面図、第4図は第3図に示した実施例における


走査電極線とブラックマトリクスのパターンを示す概略平面図、第5図は第2の発明の他の実施例によって得られるアクティブマトリクス型液晶表示素子を示す断面図、第6図は従来のTFTアレイ基板の概略平面図、第7図は従来のアクティブマトリクス型液晶表示素子の表示画素部の一例を示す断面図である。

- | | |
|-------------------|--------------|
| 30…第1基板、 | 31…ゲート電極 |
| 32、32a、32b…ゲート絶縁膜 | |
| 34…半導体膜 | |
| 36…走査電極線、 | 37…画素電極 |
| 38…ドレイン電極、 | 39…ソース電極 |
| 40…TFT、 | 43…アレイ基板 |
| 46…対向電極、 | 48…対向基板 |
| 49…液晶、 | 50…ブラックマトリクス |


代理人 井理士 則 近 憲 佑
同 竹 花 喜久男




第 1 図




第 3 図




第 2 図




第 4 図



第 5 図



第 6 図



第 7 図